Jeśli chcesz wziąć udział w dyskusjach na forum - zaloguj się. Jeżeli nie masz loginu - poproś o członkostwo.

• Zapomniane hasło?
• Poproś o członkostwo

1. • 1:
      
     CommentAuthorKaz
   • CommentTime2 Sep 2022

    
   I już za chwilę spotkanie z MatGuru i Igorem, opowiedzą o swoim projekcie Atari Next - FPGA, ale z założeniem jak najmniej FPGA!

   • matguru_atari_fpga.jpg
     
     
     
     
2. • 2:
      
     CommentAuthorKaz
   • CommentTime2 Sep 2022

    
   Rozpoczęte:

   • matguru_igor.jpg
     
     
     
     
3. • 3:
      
     CommentAuthorxorcerer
   • CommentTime2 Sep 2022 zmieniony

    
   Mniejsze / mniej zajęte FPGA oznacza niższy koszt i większą dostępność układu niezbędnego do pracy całości w obecnych warunkach. FPGA miały być takie uniwersalne i łatwo dostępne, przy elegancji rozwiązania komputera który mieści się w jednej kostce.
   
   Teraz te stare procesory pewnie będą łatwiej dostępne niż większe FPGA, które są w stanie pomieścić całą ich implementację, oprócz logiki spinającej całość architektury.
   
   Co prawda nie znam się, bo nie kupuję takich układów - powtarzam opinię zasłyszaną.
4. • 4: CommentAuthortebe
   • CommentTime2 Sep 2022

    
   PiAmiga, Raspberry Pi C64 itp.
   
   ->link<-
   
   Raspberry Pi i tyle w temacie
5. • 5:
      
     CommentAuthorsun
   • CommentTime2 Sep 2022

    
   Nie no, proszę Cię, to jest zwykły emulator. Jak wiemy w FPGA nie o to do końca chodzi. Poza tym, to jest PiMiga ->link<-
6. • 6: CommentAuthorZuluGula
   • CommentTime2 Sep 2022

    
   Różnica pomiędzy Raspberry Pi a FPGA jest taka ze na pierwszym trzeba uruchomić Linuxa, później emulator Atari i dopiero na końcu oprogramowanie Atari. Przy FPGA włączamy komputer i od razu używamy oprogramowania Atari.
   
   Jezeli chodzi o obudowe, to podoba mi sie ten pomysl
   ->link<-
7. • 7: CommentAuthortebe
   • CommentTime2 Sep 2022

    
   chodzi o to aby powstawał na to soft, sam sprzęt to tylko złom
8. • 8: CommentAuthorZuluGula
   • CommentTime2 Sep 2022

    
   Na Atari jest juz duzo softu, ludzie pisza go od ponad 40 lat.
9. • 9: CommentAuthortebe
   • CommentTime2 Sep 2022

    
   na nowy sprzęt powstał soft 40 lat temu, brawo
10. • 10:
       
      CommentAuthorsun
    • CommentTime3 Sep 2022 zmieniony

     
    na pi wcale nie trzeba uruchamiać linuxa, są emu w tzw. bare metal, choćby motorolka do pistorma do ami czy atari st, jest spectrum w bare metal, mt32pi i inne. Owszem, jest to taki mini OS, bios, jak zwał tak zwał, ale nie jest to opasły linux :) Zaleta? Boot trwa sekundy.
11. • 11:
       
      CommentAuthorxorcerer
    • CommentTime3 Sep 2022 zmieniony

     
    Już był ostatnio dość długo trwający zator w dostawach Raspberrych, teraz jest jakiś supertajfun cluster Hinnamnor, który blokuje morskie drogi handlowe z portów Chin i potencjalnie może zdemolować sporą część wschodniego ich wybrzeża, więc nie liczyłbym na to, że kompletny system jednoukładowy (każdy, nie tylko malina) będzie taki zawsze łatwo dostępny i niby tani...
    
    Towarzycho coś się rozleniwiło w tym wygodnictwie. Gołąbki lecą do ust jak w Marchewkowym Polu same.
    
    Są krainy takie
    Gdzie nie pobrudzisz rąk
    Świeże bułki z makiem
    Na drzewach rosną w krąg
    
    Z nieba wciąż spadają
    Gołąbki wprost na stół
    Dobre wróżki dbają
    Byś lepiej wciąż się czuł
    
    albo
    
    Trochę szminki na świata obrazie
    Parę korekt nieznacznych i już
    Jesteś szejkiem w kwitnącej oazie
    Pełnej gajów, serajów i róż
    
    Wokół źródła bogate tryskają
    Szumią palmy - łagodząc twój los
    Komputery stan konta podają
    I niebiański dobiega cię głos...
12. • 12:
       
      CommentAuthorjhusak
    • CommentTime3 Sep 2022 zmieniony

     
    Te zatory to pic na wodę fotomontaż. Przestawiono produkcję na lukratywne zamówienia pod SI, a nam maluczkim ochłapy zostają.
13. • 13: CommentAuthorthewasp
    • CommentTime3 Sep 2022 zmieniony

     
    Jeśli znajdzie się grono zainteresowanych, chętnie przedstawię kompletną platformę, opracowaną przeeze mnie w minionych latach. Wszelkie specjalizowane układy cyfrowe zostały zaprojektowane przeze mnie całkowicie "from scratch" i zostały osadzone w struktrze układu xc6slx9 (w konkretnym, opisywanym przypadku. Istnieje kilka ciekawych przeniesień na układy innych producentów. Obecnie staram się rozwijać projekt wspólnie z kolegą. Na tle innych, "grubych" projektów jest gorzej, ale idzie jesień. To idealna pora na powrót do własnych opracowań)
    
    Zbiór ukladów uwzględnia (wymienię najważniejsze):
    
    1. procesor 65c02 (własna implementacja, opisywana ongiś na AOL)
    2. Dyspozytor pamięci zewnętrznej (SRAM 512kB, 40ns) z kontrolerem DMA
    3. Układ graficzny + blitter + akcelerator grafiki wektorowej (renderowanie krzywych Beziera)
    4. Układy pomocnicze, które w danym momencie były potrzebne. Za projektem stoi konkretna idea, określenie "które w danym momencie były potrzebne" ma tu istotne znaczenie)
    5. Układy wymiany danych z otoczeniem zewnętrznym: Opracowałem i zaimplementowałem protokół komunikacyjny, realizujący łączność radiową za pośrednictwem tanich i łatwo dostępnych transceiverów radiowych RFM75 (hopeRF. Wyłączyłem sprzętowy mechanizm transmisji, budując model z komutacją kanałów)
    6. Kontroler kart SD. Urządzenie startuje jak typowy komputer: Sprzętowo odczytuje Master Boot Record, zmodyfikowany kodem dla 6502, przekazuje kontrolę programowi interpretującemu tablicę partycji i wczytującemu określony plik z pierwszej partycji (FAT32)
    
    Grafika: DVI (HDMI.) + wyświetlacz LCD 3.5" (320x240).
    
    Architektura układu zajmuje ok. 50% zasobów logicznych struktury programowalnej. Istniała eksperymentalna wersja dwurdzeniowa. Drugi rdzeń korzystał z pamięci układu sieciowego (ENC424j600. Napisałem stos UDP/IP. Jest wykorzystywany w moim instytucie).
    
    Powstały rozmaite programy demonstracyjne, m.in:
    
    1.Dyna Blaster (założenie: zmieścić się w 16kB. Chodzi rzecz jasna o pojedynczy level, ale z grafiką przeniesioną z wersji Amigowej. Z kompresją LZW dałem radę)
    
    2.Bad Apple - to już ciekawsze. Realtime'owa prezentacja dema w wersji SVG, przy wykorzystaniu sprzętowego akceleratora grafiki wektorowej.
    
    Cóż... Nie ma szans na przedstawienie wszystkiego w tym poście. @Kaz: Temat nie jest ściśle związany z Atari, dlatego do tej pory nie pisałem o tym w ogóle na AOL. Widzę jednak, że wcale tak być nie musi. Przejaw zainteresowania na pewno skłoni mnie do przedstawienia szerszego zbioru informacji (zawierającego również elementy wizualne - nie tylko "pisane")
14. • 14:
       
      CommentAuthorKaz
    • CommentTime3 Sep 2022

     

    thewasp:

    Cóż... Nie ma szans na przedstawienie wszystkiego w tym poście. @Kaz: Temat nie jest ściśle związany z Atari, dlatego do tej pory nie pisałem o tym w ogóle na AOL.

    
    
    Śmiało pisz, nawet utwórz osobny wątek dla swojego projektu. A jeśli chcesz to zorganizujmy spotkanie na zoomie, na którym opowiesz o swoim projekcie i go pokażesz.
15. • 15: CommentAuthorbob_er
    • CommentTime3 Sep 2022

     
    Z ciekawości (bo swego czasu mocno w branży EDA siedziałem) - jakiego SW (symulator i inne) używasz do FPGA?
16. • 16: CommentAuthorthewasp
    • CommentTime3 Sep 2022 zmieniony

     
    Zwykle ISE+Isim, obecnie również (albo głównie) Vivado (nie cierpię, z bardzo wielu względów - zwłaszcza gdy w grę wchodzą układy MPSoC, które wykorzystuję w pracy zawodowej). ICEcube (lattice)+sim Mentora.
17. • 17: CommentAuthorsolo/ng
    • CommentTime3 Sep 2022 zmieniony

     
    @jhusak
    
    zatory sa. sciagam sporo kontenrow, kiedys 2-3 misiace wczesniej, teraz trzeba ok 8-9 mies wczesniej bookowac (produkcje i transport) do tego ceny za transport za konterer wzrosly 6cio krotnie (typu z 2000USD do 12000USD) co tez nie pomaga. Dokladajac to co piszesz (bo to tez ma miejsce) jest chwilowo suabo.
    
    powoli minimalnie zaczyna to spadac (dodatkowo Maersk wyszedl z kacapowni wiec nowe zasoby sie pojawiaja).
    
    Zakladac mozna, ze jeszcze troche to potrwa.
18. • 18: CommentAuthorZuluGula
    • CommentTime3 Sep 2022

     
    @tebe, to nie jest nowy sprzęt, tylko nowy stary sprzęt. Kolega robi implementacje układów Antic, GTIA i Pokey w FPGA. Ma z tego powstać komputer Atari kompatybilny z XL/XE pasujący do obudowy XE zbudowany na częściach obecnie dostępnych.
19. • 19: CommentAuthorthewasp
    • CommentTime3 Sep 2022

     
    Ogólnie, rynek podzespołów elektronicznych wygląda zupełnie inaczej niż kilka lat temu. Proponuję spojrzeć na czasy dostaw dla niegdyś tanich i łatwo dostępnych układów programowalnych. 56 tygodni brzmi jak nieśmieszny żart, ale to niestety prawda. Rzecz ma się podobnie w sektorze uC. Model fabless (który dotyczy przecież większości producentów) daje się boleśnie we znaki.
20. • 20: CommentAuthorZuluGula
    • CommentTime3 Sep 2022

     
    Jak wygląda sytuacja obecnie, to kazdy wie. Do ukończenia projektu jest jeszcze na pewno daleko, więc te 56 tygodni wcale nie musi oznaczać czegos zlego. Domyslam sie ze wczesniej zobaczymy z powrotem na rynku układy FPGA niż nowe Pokey z fabryki.
21. • 21:
       
      CommentAuthorMq
    • CommentTime3 Sep 2022

     
    Terminy dostaw podawane jako 56 tygodni już teraz zmieniają się na 68/72 tygodnie. Przy czym nie są to rzeczywiste terminy dostaw, tylko odkładane wprzód terminy, bo coś tam trzeba wpisać w systemie. Wiosną zamówiłem xilinxy z terminem dostaw na lipiec, zapłaciłem i myślałem sobie, że poczekam. W połowie lipca przesunięto mi termin dostawy na końcówkę sierpnia. Tydzień temu gdy termin minął, dostałem informację, że wkrótce mi go zaktualizują. Wczoraj dostałem informację o nowym terminie dostawy moich xilinxów na - uwaga: styczeń 2024. Muszę zażyczyć sobie zwrotu kasy. Dzwoniłem do mousera i wypytałem się co jest grane, dostałem odpowiedź, że wstrzymane są już od wieeelu miesięcy dostawy surowców do fabryk, więc fabryki zwyczajnie w ogóle nie produkują układów i produkować ich nie będą. Tak że nie liczcie na to, że tylko terminy się zmieniły. Układów nie ma, terminy są nieprawdą, i układów o których tutaj wszyscy dzielnie piszecie w swoich wielkich projektach, nie będą już nigdy dostępne.
22. • 22:
       
      CommentAuthorPeri Noid
    • CommentTime3 Sep 2022

     
    A Chińczycy zamykają kolejne miasto. Po całości. Ech...
23. • 23: CommentAuthorthewasp
    • CommentTime3 Sep 2022

     
    Starocie od XC na pewno nie pojawią się już w obiegu. Dostępność układów 7 generacji również stoi pod znakiem zapytania. W przypadku AMD/XC nie tylko ze względu na aspekt surowcowy, ale to też pewnie "każdy wie". Pozostaje szukać po świecie u tych, co ew. jeszcze coś mają, lub zmienić platformę na lepiej rokującą w zakresie dostępności
24. • 24:
       
      CommentAuthorMq
    • CommentTime3 Sep 2022

     
    Szukanie po świecie u tych co jeszcze coś mają, to jest działanie na bardzo krótko. Wszystko czego obecnie brakuje i już nie ma, np. xilinxy, altery, attiny, atmegi itp. jeszcze pół roku temu były dostępne w przysłowiowym każdym kiosku, a w ciągu kilku miesięcy od zaprzestania produkcji wszelkie zapasy od wszystkich zostały wykupione/zużyte. Dziś zostało po kilka sztuk niektórym sprzedawcom, którzy podnieśli na te ostatnie sztuki cenę kilkudziesięciokrotnie, sprzedając np. scalak niedawno dostępny za 10-30zł, dzisiaj przykładowo po 450zł. Czyli jak ktoś ma wielkie ciśnienie, bo musi naprawić jedno urządzenie, to kupi taką ostatnią sztukę, ale do produkcji czegoś w jakichkolwiek ilościach, albo do hobbystycznych zabaw, to tego po prostu nie ma i nie będzie.
25. • 25:
       
      CommentAuthorxorcerer
    • CommentTime3 Sep 2022

     
    Czas inwestować w chipy, bo z tego zwrot będzie wielokrotnie większy niż kiedykolwiek z bitcoina.
26. • 26: CommentAuthortebe
    • CommentTime3 Sep 2022

     
    a TIC-8, PICO-8 mają się dobrze ;)
27. • 27: CommentAuthorCuzz
    • CommentTime3 Sep 2022

     
    Kaz licz kolory, są nowe projekty.
28. • 28:
       
      CommentAuthorDracon
    • CommentTime3 Sep 2022

     
    @Peri Noid
    Chodzi o ten njus?:
    ->link<-
    
    :(
    "Zaburzenia łańcuchów dostaw", przestoje, drożyzna, epidemie, wojna... czy to nie przygotowania do jakiegoś "Wielkiego Resetu", czy co??? :o
29. • 29:
       
      CommentAuthorgienekp
    • CommentTime3 Sep 2022 zmieniony

     
    No ja siedzę w FPGA dość mocno. Z pozytywnych informacji to Intel, który to zakupił Alterę, łaskawie puścił Max10 w obudowach BGA. Co prawda cena w żaden sposób nie przypomina tej z przed... nie wiadomo czego. Natomiast zakupiłem do firmy małą partię, no i przyszło dość szybko, a jeszcze miesiąc temu bez szans. Co prawda nie wiem jak to BGA polutować bo dopiero przyszły płytki od chinola... W każdym razie, raczej te drogie układy to produkują i one będą się pojawiać. No i chyba trzeba zapomnieć o starych GALa CPLD itp. Wątpię czy wrócą do produkcji. A wykupione jest wsio.
    
    A wracając do tematu ATARI na FPGA to trudny projekt ale i genialny w swoich założeniach. Natomiast porównywanie rPI do FPGA to jak porównywanie gitary do śpiewania. W FPGA zupełnie o co innego chodzi. Generalnie na świecie zanim powstanie ASIC czyli taki rPI, najpierw prototyp powstaje na FPGA. Chodzi o stworzenie prototypu sprzętowego, a nie jakieś emulacji w programie. Ale dla produkcji powiedzmy poniżej 10tys sztuk często prototyp na FPGA zostaje. Tak się np. robi z blokami sprzętowymi na Stratix 5 gdzie przełączenia logiki wewnątrz FPGA mogą sięgać do 10GHz. Układy drogie jak diabli ale robią robotę na głównych węzłach internetowych.
    
    FPGA odwzorowujące ATARI tak naprawdę musi odwzorować sprzętowo poszczególne układy ATARI. Ale nie emulować. Musi to być kopia w kopię każdej bramki. Oczywiście na wyjściu można już sobie zrobić HDMI, żeby się nie pitolić z analogiem. Ale w środku i procek i ANTIC należy opisać językiem albo Verilog albo VHDL. Zadanie bardzo trudne bo chyba dokumentacja przepadła, a to co robią emulatory to nie za bardzo przydatne, bo to jak kopiowanie samochodu patrząc na jego zdjęcie. Zadaniem emulatorów zawsze było osiągnięcie odwzorowania wizualizacji, tak żeby wyszło jak prawdziwe, a jak to robią to nie ma znaczenia. Przy FPGA należy zrobić taką logikę, że wizualizacja to będzie efekt działania właśnie tej rzeczywistej logiki. Tu nie ma nic udawanego.
    
    Ale teoretycznie taki Max10 z 50tys LE (ang. Logic Element - element logiczne) to całego ATARI bez problemu zrobi. Obstawiałbym, że to gdzieś w okolicach 10tys LE by wystarczyło. Procek 32bit RISCowy z mnożarką i dzieleniem to jakieś 1tys LE. GTIA jest proste jak konstrukcja cepa bo to robił jakiś student na kacu na zaliczenie, ale ANTIC to jest klasa sama w sobie. W moim rankingu to ma 3 miejsce na świecie po AppleM1 i PowerPC. Bo na tamte czasy to było coś. Potem to już inni mieli łatwiej. POKEY to chyba już jest dla FPGA? 6502 chyba też, ale 8bitowca to się szybko opisuje.
    
    Takie ATARI miało by wyjścia cyfrowe dokładnie jak prawdziwe, nawet można by sobie realne carty podłączać i one będą się zachowywać tak jak w ATARI. Natomiast samo FPGA może być wielkości paznokcia, więc takie ATARI miało by duże stare gniazda i malutki rdzeń :)
    
    A jeżeli by to robić zgodnie ze sztuką, to opis sprzętu w Verilog czy VHDL powinien być niezależny od FPGA, wtedy nie ma znaczenia czy docelowo jeden weźmie Alterę czy Xilinxa czy co tam jeszcze.
30. • 30: CommentAuthorthewasp
    • CommentTime3 Sep 2022 zmieniony

     
    @gienekp: Dlatego proponuję zwrócić uwagę na opisywany przeze mnie projekt(parę linijek temu). Podoba mi się Twoje zrozumienie różnicy pomiędzy programem, a złożonym układem cyfrowym. To niestety poważny problem współczesnych inżynierów. Usilne odwoływanie się do opisów behawioralnych, dość "mechaniczne" przekształcanie konstrukcji programistycznych na proste automaty Moore'a... Żart/kpina. Okej - chyba przedstawię to, o czym pisałem dziś rano.
31. • 31:
       
      CommentAuthorgienekp
    • CommentTime3 Sep 2022

     
    @thewasp
    
    Dzisiejszy inżynier widzi świat szeregowo, on ma program, który wykonuje się linijka po linijce. Jak w BASICU, najpierw jedna linia potem druga itd... No chyba że jest GOTO ;)
    
    Opis automatów to działanie równoległe. To jakby każda linijka programu wykonywała się w tym samym czasie. Nawet kolejność zapisu nie ma znaczenia. I żeby z tego świata zrobić świat szeregowy robi się właśnie automaty, czyli maszynę stanu :) I tak powstaje procesor ;)
32. • 32: CommentAuthorthewasp
    • CommentTime3 Sep 2022

     
    Mam wiele do powiedzenia w tym temacie, dlatego zgodnie z sugestią Kaz'a - utworzę osobny wątek ;)
33. • 33:
       
      CommentAuthorPeri Noid
    • CommentTime3 Sep 2022

     
    Nauczanie programowania równoległego/współbieżnego bardzo mocno kuleje. Dlatego dominuje sekwencyjne rozumienie procesów - bo to jest łatwiejsze w ogarnięciu. Mówię o tym jako ktoś, kto próbuje studentów nauczać o równoległości. Nie czują tego, nie rozumieją. Szkoda.
34. • 34:
       
      CommentAuthorPeri Noid
    • CommentTime3 Sep 2022

     
    PJATK
35. • 35:
       
      CommentAuthorsun
    • CommentTime4 Sep 2022

     
    Ale chwila, bo ja tu czegoś nie kumam.
    Weźmy atari eclaire, jest w fpga ->link<-
    Weżmy takie zx-uno, tam m.in. jest core atari, toż to fpga jest? Tam siedzi spartan 6 bodaj.
    Zatem jest pokey, 6502, gtia i antic czy mi się wydaje?
36. • 36:
       
      CommentAuthorsun
    • CommentTime4 Sep 2022

     
    @Peri Noid: za moich czasów na uczelni próbowali nas nauczyć. Nawet się udawało, pracowaliśmy na PVMie. Były pecety z kartami z procami, wołali na to transputer. To czemu teraz się nie udaje?
37. • 37: CommentAuthorthewasp
    • CommentTime4 Sep 2022 zmieniony

     
    Samo mówienie o programowaniu "równoległym" już wskazuje na pewien problem. Należy mówić o konstruowaniu układów cyfrowych, nie układaniu programu. Automaty skończenie stanowe - oczywiście! To niezbędne elementy formowania wyjściowej konstrukcji. Poleganie wyłącznie na nich, tzn. na zasadzie próby przekształcenia programu dla "turingowskiej" jednostki ... kiepski pomysł. W takim wypadku szkoda pieniędzy na drogi układ programowalny(bo brak przewidywania produktów syntezy prowadzi do nadmiernego zużycia zasobów asynchronicznych - w przypadku FPGA LUTów, a tym samym rodzi konieczność wykorzystania większej jednostki). Dobitne przykłady są tematem na osobny wątek.
38. • 38:
       
      CommentAuthorjhusak
    • CommentTime4 Sep 2022

     
    @gienekp, foft napisał/złożył wsad Atari 8-bit fpga do mista. Zajęło mu to niecały miesiąc.
39. • 39:
       
      CommentAuthorpirx
    • CommentTime4 Sep 2022

     
    a na sillyventure przywiózł swoją atarkę, w której wszystkie układy były zastąpione FPGA jeden po drugim. Z tego urodził się pokeymax o ile rozumiem. ale ma też antyka i wszystko inne ;)
40. • 40: CommentAuthoras...
    • CommentTime4 Sep 2022 zmieniony

     
    Proszę sprawdzić totaldase.
41. • 41:
       
      CommentAuthorgienekp
    • CommentTime4 Sep 2022 zmieniony

     
    Jeżeli komuś udało się zrobić odpowiednik w FPGA każdego z układów ATARI (np. do serwisowej podmianki) to sklejenie tego do jednego FPGA to chwila moment. Bo łączenie kilku FPGA do jednego FPGA to naturalna rzecz jak matrioszki (główny FPGA będzie największy).
    Czyli robota nie od zera bo baza jest.:)
    
    @thewasp
    
    ...bez wchodzenia w maszynę stanu nie nauczysz teraz nikogo. Bo jak student ma "smykałkę" do programowania to już ma mózg ustawiony pod C/Python/Java czy co tam jeszcze. On chce pisać IFy, FORy. On tak widzi algorytm. Trzeba by chyba kogoś utalentowanego z buszu wyrwać, żeby już na starcie inaczej myślał. :)
    
    Dlatego FPGA rosną w zasobach a i narzędzie coraz bardziej zakładają, że ten "programista" to będzie właśnie programista. Dlatego zwykła konstrukcja Switch/Case z C/C++ jest niezłym pomostem do świata cyfrówki... i w zasadzie na niej da się zrobić wszystko, jak na NAND+D
42. • 42: CommentAuthorthewasp
    • CommentTime4 Sep 2022

     
    @gienekp: Wykorzystywanie języków formalnych do opisywania konstrukcji innych niż programy nie jest niczym nowym. Odejdźmy od układów cyfrowych : jeśli ktoś kojarzy OpenSCAD do opisywania obiektów (niejednokrotnie złożonych) w przestrzeni trójwymiarowej, to zrozumie o co mi chodzi.
    
    W tym wypadku nie sposób powiedzieć, że wystarczy być programistą, aby opracować porządny model. Podobnie jest z językami HDL. Są po prostu inną formą (niejednokrotnie bardzo wygodną) tworzenia schematu ideowego, jednak od początku ich powstania istniały wśród inżynierów obawy o rozsądność oddawania sporej częśco kontroli narzędziom do syntezy (oczywiście nie trzeba tego robić i nie robi się tego na poziomie eksperckim)
    
    Rozmawiając na rozmaitych spotkaniach z ludźmi z AMD/XC często zadawałem pytanie, czy formowanie nowych narzędzi (opis językiem C++, koncepcja HLS itp.) jest wyjściem naprzeciw rzeszom programistów, bo to oni najliczniej opuszczają mury uczelni. Zawsze uzyskiwałem potwierdzenie, zawsze uzyskiwałem zrozumienie obaw, które się z tym wiążą. No chyba, że dana osoba nie wiedziała o czym mówię (a bywało i tak)
43. • 43:
       
      CommentAuthorgienekp
    • CommentTime4 Sep 2022 zmieniony

     
    @thewasp
    100% racji!
    
    A z pozytywnych aspektów i w kontrze do wypowiedzi TEBE:
    

    chodzi o to aby powstawał na to soft, sam sprzęt to tylko złom
    

    
    W zapisie HDL dla FPGA to "soft" (czyli ten opis sprzętu, który ma format pliku TXT :) i wygląda jak program) staje się sprzętem i już nic więcej nie potrzeba... I po włączeniu albo pojawi się READY albo SELF TEST w zależności od tego, czy pin FPGA odpowiadający klawiszowi OPTION będzie miał 0 lub 1 :)
44. • 44:
       
      CommentAuthorPeri Noid
    • CommentTime4 Sep 2022

     
    @sun: bo studenci uważają, że nie jest im to potrzebne i nie chcą się tego uczyć - byle się prześlizgnąć a najlepiej wywalić z programu studiów. To się potem mści ale część tego w pracy nie spotka (robiąc kolejne bazy danych) a reszta albo skorzysta z gotowych bibliotek/enginów marudząc przy tym, że coś się wiesza albo się douczy. Ale to już promil.
    
    W pewnym sensie zazdroszczę pracy na transputerze. Mam jeszcze w szafie maszynę Parsys z transputerami ale ostatni raz pracowała zanim ja zacząłem pracę i ja jej na chodzie nie widziałem. Znam zgrubnie architekturę i zasady działania i mi się to podoba.
45. • 45:
       
      CommentAuthorPeri Noid
    • CommentTime4 Sep 2022

     
    Z tymi wsadami do FPGA - ile z tego jest faktyczną rekonstrukcją układu co do bramki a ile to jednak do pewnego stopnia emulacja tylko zepchnięta trochę niżej? Np. nie buduję się ALU w formie identycznej jak było to w oryginale a bierze jakieś ALU z biblioteki i poprawia tak, żeby było zgodne na poziomie logicznym ale co w środku to nieważne? Bo np. jest bardziej zoptymalizowane powierzchniowo? Albo grubsze bloki - z tego samego powodu? Pewnych rzeczy nie da się zrobić - np. SID w FPGA nigdy nie dostanie swoich analogowych bloków, trzeba je emulować cyfrowo.
46. • 46:
       
      CommentAuthorjhusak
    • CommentTime4 Sep 2022 zmieniony

     
    1. do sida możesz dodać analogowe bloki w formie hardware - jak robi się konkretny sprzęt i to jest potrzebne, to się dodaje kondensatory, cewki, rezystory, etcetery.
    2. z tą współbieżnością to dzisiejsze algoytmy na shadery są właśnie współbieżne.
47. • 47: CommentAuthorthewasp
    • CommentTime4 Sep 2022

     
    @Peri Nordi: Trochę tak jest. Zresztą rekonstrukcja "co do bramki" jest niemożliwa, ze względu na architekturę układu (gdzie faktycznych bramek po prostu nie ma. Zrezygnowano z nich na rzecz małych pamięci SRAM, m.in. tablicujących funkcje logiczne). ALU - jeszcze pół biedy, ale przykład z SIDem jest strzałem w przysłowiową "dychę".
48. • 48:
       
      CommentAuthorgienekp
    • CommentTime4 Sep 2022 zmieniony

     
    No pełnego odwzorowania nie będzie (już samo FPGA bramki robi na pamięciach), ale byle do poziomu założeń projektowych inżynierów z ATARI. Bo wiadomo, że na takim FPGA podgrzanym suszarką nowy tryb się nie pojawi. :)
    No można też patrzeć co porobione jest w emulatorach i na około dochodzić. Ale nawet genialna dokumentacja Altirry opisuje tylko efekt końcowy, a nie co jest w środku. No więc trudne zadanie.
    
    Cel jest wzniosły, ATARI zapisane w HDL byłoby już na wieki... i każda praca z nim związana również ;)
49. • 49:
       
      CommentAuthorPeri Noid
    • CommentTime4 Sep 2022

     
    @jhusak: Kuba, ja wiem. Ale do tego masz biblioteki, automatycznie zrownoleglajace kompilatory itp. Przeciętny user nie musi tego obejmować rozumem (ba, często nie chce). Wrzuca coś na macierz rdzeni, dostaje wynik. Wszystko przez wywołanie funkcji. Co z tego, że można by to zapewne zrobić efektywniej, z lepszą synchronizacją i zrownolegleniem - to wymaga pracy dodatkowej, za którą nikt nie zapłaci. No, hchyba że potem jak już następuje faza optymalizacji. Ale tym się zajmuje ktoś kto się zna. Nie ma znaczenia, że można by było wcześniej coś lepiej zrobić.
    
    Ale - ja to teoretyk jestem, co tam ja wiem o prawdziwym życiu w prawdziwej firmie...
50. • 50: CommentAuthortebe
    • CommentTime4 Sep 2022

     
    ->link<-
    
    więcej nowego sprzętu, więcej wody do szklanki z tą samą herbatą ...